Sistem Digital:Cara Membuat Counter Modulus: Difference between revisions
No edit summary |
|||
| Line 11: | Line 11: | ||
Pencacah (counter) "Mod-N" akan membutuhkan "N" jumlah flip-flop yang terhubung bersama untuk menghitung bit data tunggal sambil memberikan 2n status output yang berbeda dan N selalu merupakan nilai integer keseluruhan. | Pencacah (counter) "Mod-N" akan membutuhkan "N" jumlah flip-flop yang terhubung bersama untuk menghitung bit data tunggal sambil memberikan 2n status output yang berbeda dan N selalu merupakan nilai integer keseluruhan. | ||
==Flip-flop tipe D== | ==Flip-flop tipe D== | ||
Pencacah (counter) MOD dibuat menggunakan "flip-flop" dan satu flip-flop dapat menghasilkan hitungan 0 atau 1. Ada berbagai jenis desain flip-flop antara lain tipe-D untuk membangun pencacah (counter). | Pencacah (counter) MOD dibuat menggunakan "flip-flop" dan satu flip-flop dapat menghasilkan hitungan 0 atau 1. Ada berbagai jenis desain flip-flop antara lain tipe-D untuk membangun pencacah (counter). | ||
Flip-flop tipe-D, (DFF) juga dikenal sebagai Data Latch, karena input data tunggal dan sinyal clock eksternal digunakan, dan juga dipicu tepi positif. | Flip-flop tipe-D, (DFF) juga dikenal sebagai Data Latch, karena input data tunggal dan sinyal clock eksternal digunakan, dan juga dipicu tepi positif. | ||
[[File:Membuat Counter Modulus 1.png|thumb|center]] | [[File:Membuat Counter Modulus 1.png|thumb|center]] | ||
Pengoperasian flip-flop tipe-D (D-FF) sangat sederhana karena hanya memiliki input data tunggal yang disebut "D", dan input clock "CLK" (detak singkronisasi). | Pengoperasian flip-flop tipe-D (D-FF) sangat sederhana karena hanya memiliki input data tunggal yang disebut "D", dan input clock "CLK" (detak singkronisasi). | ||
| Line 26: | Line 23: | ||
Kemudian output "Q" dari flip-flop tipe-D menanggapi nilai input "D" ketika input clock (CLK) adalah HIGH. Ketika input clock adalah LOW, kondisi di "Q", "1" atau "0" ditahan sampai waktu berikutnya sinyal clock naik HIGH ke level logika "1". | Kemudian output "Q" dari flip-flop tipe-D menanggapi nilai input "D" ketika input clock (CLK) adalah HIGH. Ketika input clock adalah LOW, kondisi di "Q", "1" atau "0" ditahan sampai waktu berikutnya sinyal clock naik HIGH ke level logika "1". | ||
==Counter menggunakan Flip-flop tipe D== | ==Counter menggunakan Flip-flop tipe D== | ||
[[File:Membuat Counter Modulus 2.png|thumb|center]] | [[File:Membuat Counter Modulus 2.png|thumb|center]] | ||
==Bilangan Biner== | ==Bilangan Biner== | ||
Sistem bilangan yang digunakan dalam rangkaian adder adalah Sistem bilangan Biner (memiliki bilangan dasar 2). | Sistem bilangan yang digunakan dalam rangkaian adder adalah Sistem bilangan Biner (memiliki bilangan dasar 2). | ||
{| class="wikitable" | |||
|+ | |||
!Desimal | |||
!Biner | |||
|- | |||
|0 | |||
|0000 | |||
|- | |||
|1 | |||
|0001 | |||
|- | |||
|2 | |||
|0010 | |||
|- | |||
|3 | |||
|0011 | |||
|- | |||
|4 | |||
|0100 | |||
|- | |||
|5 | |||
|0101 | |||
|- | |||
|6 | |||
|0110 | |||
|- | |||
|7 | |||
|0111 | |||
|- | |||
|8 | |||
|1000 | |||
|- | |||
|9 | |||
|1001 | |||
|- | |||
|10 | |||
|1010 | |||
|- | |||
|11 | |||
|1011 | |||
|- | |||
|12 | |||
|1100 | |||
|- | |||
|13 | |||
|1101 | |||
|- | |||
|14 | |||
|1110 | |||
|- | |||
|15 | |||
|1111 | |||
|} | |||
==Pencacah (counter) Modulo 10== | ==Pencacah (counter) Modulo 10== | ||
| Line 43: | Line 89: | ||
Setelah mencapai hitungan 9 (1001 dalam biner), counter kembali ke 0000. | Setelah mencapai hitungan 9 (1001 dalam biner), counter kembali ke 0000. | ||
[[File:Membuat Counter Modulus 4.png|thumb|center|Rangkaian Pencacah Counter Decade MOD-10.]] | [[File:Membuat Counter Modulus 4.png|thumb|center|Rangkaian Pencacah Counter Decade MOD-10.]] | ||